FPGA问答
一、Q:请问pcie的RC/EP工作模式我可以理解成下面这样吗
RC：我做住端，对方做从端，我可以主动的去发送数据给从端，或者主动去读从端，而对方只能接收我的数据，或对我的读操作做出响应
EP：我做从端，对方做住端，对方可以主动的去发送数据给从端，或者主动去读我，而我只能接收对方的数据，或对对方的读操作做出响应
请问可以这样理解吗
A:不太合适吧；双方都能发起主动传输吧
Q:ep不行吧
A:Dma直接访问内存，读写都可以啊；Io访问好像只能rc发起；我所了解的rc可以发一些配置，枚举之类的数据包，ep只能应答这些包
Q:xilinx的pcie xdma好像只能配置成ep模式
二、
Q:请问有没有人遇到过这种情况？quartus抓信号后占用资源反而变少的情况，编译时间也变短了，功能也不对了，缩短了足足7分钟
A1:被优化了
A2:我遇到过ISE添加Chipscope后FPGA状态不对的情况，删了之后用示波器抓波形就正常了
A2:好像存储深度太长或探针太多导致的，但是出现了改了下解决了，当时具体怎么解释这个问题就没太在意
FPGA问答
页:
[1]
