fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› matlab的verilog能直接在ISE中编译成bit文件吗?
ccs
发表于 2011-9-8 12:11:33
matlab的verilog能直接在ISE中编译成bit文件吗?
有谁知道,matlab的verilog能直接在ISE中编译成bit文件吗?
ccs
发表于 2011-9-8 12:12:05
请问有用过从matlAB simulink的模型转化成verilog,并且优化后下载到FPGA开发板的朋友吗?
页:
[1]
查看完整版本:
matlab的verilog能直接在ISE中编译成bit文件吗?