fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 用quartus ii生成一个pll,输出频率什么的都正常,但就locked不正常,他一直是高阻态
vvt
发表于 2011-10-12 20:10:24
用quartus ii生成一个pll,输出频率什么的都正常,但就locked不正常,他一直是高阻态
请问各位,我用quartus ii生成一个pll,输出频率什么的都正常,但就locked不正常,他一直是高阻态,这是为什么啊
页:
[1]
查看完整版本:
用quartus ii生成一个pll,输出频率什么的都正常,但就locked不正常,他一直是高阻态