longjilb 发表于 2012-2-12 19:15:04

求助verilog 代码问题

想实现功能：检测时钟信号fq_in的频率（频率和标准时钟差别不是很大）。
新手，自己写的有问题，所以求个代码
页: [1]
查看完整版本: 求助verilog 代码问题