vvt 发表于 2010-5-24 18:58:30

请问各位verilog:运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特

请问各位verilog如何实现以下这个功能:
运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特。迭代方程组如下:
x(i+1)=a*x(i)+b*y(i)
y(i+1)=c*x(i)+d*y(i)+e*x(i)*y(i)
如果初值分别都知道,迭代次数也知道,如何用verilog实现?我拿到后想来好久,都不知道怎么办,请大家多帮忙.万分感谢.

fpgaw 发表于 2010-5-24 19:00:34

用一个计数器，存放迭代次数

fpgaw 发表于 2010-5-24 19:03:10

你定义一个谜快算XI*YI

weibode01 发表于 2010-11-9 11:07:30

高手。。。。。
页: [1]
查看完整版本: 请问各位verilog:运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特