fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 为什么verilog是并发的语言,而阻塞语句又是顺序执行的
pxpwoa
发表于 2012-4-25 21:28:46
为什么verilog是并发的语言,而阻塞语句又是顺序执行的
如题,本人纯小白,看书当中的疑惑,希望有人给说一下。
页:
[1]
查看完整版本:
为什么verilog是并发的语言,而阻塞语句又是顺序执行的