IPO 发表于 2010-6-13 07:47:02

各位大侠 上面这段verilog代码有什么问题么？

always @(posedge clk)
begin
        if(wren)
        {       
                if(clr)
                {
                        din_counter <= 12'b0;
                        counter_wr <= 12'b0;//ini_add;
                }                       
                else
                {
                        din_counter <= din_counter+12'b1;
                        counter_wr <= counter_wr+12'b1;
                }
        }
        else
                ;
end

I can.(308980916) 2010/6/10 17:17:19
各位大侠 上面这段代码有什么问题么？

IPO 发表于 2010-6-13 07:47:31

always @(posedge clk)
begin
        if(wren)
        {       
                if(clr)
                {
                        din_counter
IPO 发表于 2010-6-13 07:47 http://www.fpgaw.com/images/common/back.gif


    没有用{}的吧

IPO 发表于 2010-6-13 07:47:44

把{}换成begin_end

Sunlife 发表于 2015-5-20 14:02:20


把{}换成begin_end
页: [1]
查看完整版本: 各位大侠 上面这段verilog代码有什么问题么？