fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› VHDL还是Verilog好?
xiaoxiaocao
发表于 2012-9-10 15:02:54
VHDL还是Verilog好?
用VHDL有两年了,也还算熟练,但现在看好多同志都开始用Verilog了,也有点蠢蠢欲动了
到底用什么好呢?有没有大师多方位的分析一下
页:
[1]
查看完整版本:
VHDL还是Verilog好?