ups
发表于 2010-6-26 12:51:44
我无忧 提到的问题看来是一个比较关键的问题。那么为什么在速度快的时候会出现非法状态呢，能够详细的解释一下呢。
ICE
发表于 2010-6-26 13:41:12
顶一下,大家继续讨论
CCIE
发表于 2010-6-26 14:26:55
听一个老师说的：状态机非常重要，能用的地方尽量用，但上面说速度快容易产生非法状态我也不懂，能够详细说一下吗？
tim
发表于 2010-6-26 15:49:13
是啊，你还有一个default呢？可以合理的利用这点。
UFO
发表于 2010-6-26 17:07:39
顶一下，继续关注中
interige
发表于 2010-6-26 18:43:21
非法状态的出是与信号在高低电平转换所需的时间有关，可以插入过渡状态来消除。简单的说就是不要在卡诺图中出现孤立的状态。
wwpcd
发表于 2010-9-8 10:51:13
Verilog 设计与验证
