fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› CPLD高频计数的问题
longt
发表于 2010-6-26 00:26:48
CPLD高频计数的问题
利用单片机控制CPLD实现计时功能,基本思路是单片机发送信号使CPLD开始计数,另有一计数停止信号使CPLD<br>
停止计数,然后把数据传入单片机,由单片机根据计数脉冲频率转换成相应的时间。我不清楚是不是一定要外接计数脉<br>
冲,参考的有些资料接了,有些是用了内部的频率信号,这个计数脉冲和CPLD的时钟信号有什么联系不,现在我也很<br>
迷惑,望高手指点。
longtim
发表于 2010-6-26 00:48:59
想明白了
FFT
发表于 2010-6-26 01:31:33
我也想知道CPLD内部到底有没有高频率的时钟信号
页:
[1]
查看完整版本:
CPLD高频计数的问题