fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› cpld中如何输出高阻态:引脚定义为inout,但是综合时出现错误
usd
发表于 2010-6-26 00:42:05
cpld中如何输出高阻态:引脚定义为inout,但是综合时出现错误
引脚定义为inout,读数据时先输出高阻态然后再读数据,但是综合时出现错误
ERROR:TRI OR OPNDRN BUFFER ':2861' can only drive logic if connected to a bidir pin<br>
用的软件是maxplus-2,请高手指教如何才能实现高阻态,多谢
ICE
发表于 2010-6-26 01:39:34
MAXPLUS-2不能综合双向口INOUT,你可以用QUARTUS 2!
页:
[1]
查看完整版本:
cpld中如何输出高阻态:引脚定义为inout,但是综合时出现错误