论坛 › FPGA技术交流 › 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗

CHANG 发表于 2010-6-26 02:09:44

我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗

本帖最后由 fpgaw 于 2010-7-18 14:41 编辑

我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗

longt 发表于 2010-6-26 02:24:31

要看你的频率是多高了，一般tco+tsu+th<1/t

查看完整版本: 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗