interi 发表于 2010-6-26 01:13:57

verilog在变量定义时可以直接赋初值

verilog在变量定义时可以直接赋初值，如
reg counter = 8'h80;
它只是指定了counter的上电状态，之后还是能够改变的，如
always @(posedge clk)
counter <= counter + 8'h01;
不过需要说明的是，这跟综合工具确实有点关系，比较老的综合器版本就不支持，
如Quartus II 5.0，counter的初始上电状态就为零，初始赋值不管用。
不过新版本的综合器是支持的，当然，为了保险起见，大家最好验证一下。

longtime 发表于 2010-6-26 01:54:50

xilinx的一直都可以

CHA 发表于 2010-6-26 02:11:16

还有不支持的？我还以为都支持，学习了

longtime 发表于 2010-6-26 02:34:22

ncverilogy也可以啊

ICE 发表于 2010-6-26 03:42:45

不得不顶太强了~！呵呵。希望您加我为好友，谢谢！<br>
<br>
<br>
<br>
---------------------------------------------------------------------------------------------------------------------------------------------<br>
提供
        苏州托运
与
        苏州托运
, 提供
        彩虹QQ
与
        彩虹QQ
和
        VANCL凡客诚品

VVC 发表于 2010-6-26 03:53:22

呵呵<br>
这个可以去试试
页: [1]
查看完整版本: verilog在变量定义时可以直接赋初值