AAT
发表于 2010-6-26 12:24:17
最好写在一个always快里面,这样回头看自己的code的时候,就很容易了,跟踪信号也方便
tim
发表于 2010-6-26 13:44:55
谢谢 10楼的提示,真的是这样啊“!
http://bbs.vibesic.com/images/smilies/default/smile.gif
UFP
发表于 2010-6-26 14:18:14
原帖由 amormio124 于 2006-9-22 21:54 发表<br>
<br>
<br>
<br>
如果你的设计非的是这样的,<br>
那么我想说大部分情况下都是因为你的架构有问题,<br>
考虑解决架构的问题,<br>
而不要为了解决问题而硬凑答案。 很有道理。其实大家在感觉代码描述有困难的时候,很有可能是因为设计架构的问题,也就是前端没有更好的考虑电路的实现。一个好的设计应该从架构开始,下面就是水到渠成的事情。同样的问题,如果代码描述的时候不考虑综合的电路实现,那么对于综合的人,会出现类似的问题。所以深入了解整个流程是多么重要啊!
encounter
发表于 2010-6-26 15:27:36
用三态的方法可以搞定,
inter
发表于 2010-6-26 16:15:27
原帖由 amormio124 于 2006-9-22 21:54 发表<br>
<br>
<br>
<br>
如果你的设计非的是这样的,<br>
那么我想说大部分情况下都是因为你的架构有问题,<br>
考虑解决架构的问题,<br>
而不要为了解决问题而硬凑答案。 听君一席话,获益非浅!
interi
发表于 2010-6-26 16:50:29
呵呵<br>
用时钟去分别采两个的沿也行<br>
但是潜在的还是有两个的沿同时出现的情况<br>
不过可以根据代码if else的优先级来判断出先处理的情况<br>
这样还有一个问题就是信号产生的延迟,也有可能采不到沿的情况发生<br>
但是可以滤掉毛刺呢
ATA
发表于 2010-6-26 16:58:55
请教高手们,用三态解决是不是,当在一个进程中信号输出的是0或1那么在另一个进程里这个信号输出就要Z,这样就不会冲突,可以Pass了,对么?
CHAN
发表于 2010-6-26 18:05:47
受教<br>
HANG
发表于 2010-6-26 18:59:44
长见识了!!
CHANG
发表于 2010-6-26 19:29:37
一个小小的帖子,张了很多的见识,我正为这事发愁呢,谢谢各位高人