fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 两个进程中对同一信号赋值的问题??
ngtim
发表于 2010-6-26 20:49:20
对2个沿敏感是不是会出问题?
ICE
发表于 2010-6-26 22:34:53
原帖由 amormio124 于 2006-9-22 21:54 发表<br>
<br>
<br>
<br>
如果你的设计非的是这样的,<br>
那么我想说大部分情况下都是因为你的架构有问题,<br>
考虑解决架构的问题,<br>
而不要为了解决问题而硬凑答案。 说得很正确!
yuahua
发表于 2012-9-13 16:05:58
回复 2# CCIE
大侠,能给个例子吗?
页:
1
2
[3]
查看完整版本:
两个进程中对同一信号赋值的问题??