inter 发表于 2010-6-26 02:29:38

inout怎么用VHDL写testbench?

本帖最后由 fpgaw 于 2010-7-12 12:20 编辑

INOUT型管脚输出测试只需直接用即可，做输入时怎么测试啊？

VVC 发表于 2010-6-26 02:41:43

用reg型定义

阿甘正传 发表于 2012-2-2 11:46:41

很好很强大学习中！
页: [1]
查看完整版本: inout怎么用VHDL写testbench?