fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 弱问一个verilog语法问题
HANG
发表于 2010-6-27 21:50:18
弱问一个verilog语法问题
reg a;
reg byte;
integer b;
$sscanf(a, "%2x", byte);
请问最后一句中,那是什么意思?
这句是完成了一个什么操作?
再就是类似这种语法在什么资料上可以找到?
longt
发表于 2010-6-27 23:40:38
http://www.jiufeipin.cn/huitie/33.jpg
<
页:
[1]
查看完整版本:
弱问一个verilog语法问题