同步和异步的差不少。<br>
建议先去查一下ＭＳＩ中计数器芯片的规格（Datasheet ），在Ｖｅｒｉｌｏｇ中实现一下。 那个是个笔误，问题应该不在这吧 同是初学 简单的程序还是自己学着找错误。。。 今天路过看到这个程序，觉得有好多错，随手改了改，供大家交流吧
module count6(clk,reset,ena,out,cout);
input clk,reset,ena;
outputout;
output cout;
regout;
reg cout;
always @(posedge clk or posedge reset)
begin
if(reset)
out='b0000;
else if(ena)
begin
if(out<3'b0101)
out=out+1;
else
out=3'b0000;
end
end
endmodule
仿真通过，复制过去就可以用！！！！ 能不能用Parameters设计一个更加方便通用的呢{:3_57:} 回复 15# gzcjh230
这个程序中的cout没有进行任何赋值，没什么作用，完全可以不用加进去。
页:
1
[2]
