VVC 发表于 2010-6-28 14:19:22

并非所有的CASE语句都被综合成RAM或ROM，综合工具要看是否所有的BIT都是0或1的值。如果是常值，那么该BIT就不被综合成ROM或RAM BIT.
页: 1 [2]
查看完整版本: verilog怎么才会自动生成ram或rom？