tim 发表于 2010-6-28 00:11:39

输出端口这样定义合适想把dataout定义成位宽为12长度为6的数组

//定义端口
moduleaaa(dataout);
outputdataout;
reg dataout ; //想把dataout定义成位宽为12长度为6的数组
这样定义会出现错误---重复定义，请高手指点

CTT 发表于 2010-6-28 02:00:55

output&nbsp;&nbsp;&nbsp;&nbsp;dataout;<br>
reg&nbsp; &nbsp;&nbsp;&nbsp;dataout ;<br>
<br>
这里主要是你输出定义和你的寄存器定义不一样，output&nbsp;&nbsp;&nbsp;&nbsp;dataout的输出只是位宽12的数<br>
而reg定义的是一个数组

CHA 发表于 2010-6-28 02:36:11

楼上正解&hellip;&hellip;

HANG 发表于 2010-6-28 03:02:56

好像不能这样写，实在想输出的话，就分开写吧/

usb 发表于 2010-6-28 03:19:48

分开写的话 比如dataout,它会认为是多余的，唉，想输出数组都这么难

longt 发表于 2010-6-28 04:19:52

不可以这样写 分开写

ngtim 发表于 2010-6-28 04:54:33

好像没怎么见过有这么写的啊

HDL 发表于 2010-6-28 06:11:27

不能那样写,

VVIC 发表于 2010-6-28 08:10:14

应该可以设一个不同的信号，然后把数组里面的值赋给它就可以了，需要不同的名字

CCIE 发表于 2010-6-28 08:46:46

要是用synplify综合可以设置保留的，不用担心会将dataout忽略
页: [1] 2
查看完整版本: 输出端口这样定义合适想把dataout定义成位宽为12长度为6的数组