usd 发表于 2010-6-28 08:48:37

多谢各位指点.

ANG 发表于 2010-6-28 09:18:59

可以的，怎么会不可以呢，自己看一下ISE的帮助文档吧

CHANG 发表于 2010-6-28 10:06:07

应该可以呀

CTT 发表于 2010-6-28 10:46:24

当然可以了 你遇到了什么现象 说来听听

ups 发表于 2010-6-28 11:25:43

verilog test  fixture
页: 1 [2]
查看完整版本: testbench问题！！ise中为什么不能编写verilog的testbench?却能编写vhdl的.