fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog 中define和parameter定义常量的区别?
ANG
发表于 2010-6-28 11:01:18
谢谢了,搞懂了!
yaomingzhong
发表于 2010-8-14 12:48:45
ang说的挺好,就是这样的,define主要定义宏。
yihui
发表于 2011-1-14 14:33:10
O(∩_∩)O谢谢
页:
1
[2]
查看完整版本:
verilog 中define和parameter定义常量的区别?