CHAN 发表于 2010-6-28 08:57:49

好啊<br>
谢谢了哦

CHANG 发表于 2010-6-28 10:44:38

都不注释一下&nbsp; &nbsp;看起来好费劲啊`

interi 发表于 2010-6-28 12:02:52

lz好像还没编译就先让我们看了

UFO 发表于 2010-6-28 12:22:53

写了这么多。还是支持一下

AAT 发表于 2010-6-28 13:53:37

看不懂啊,浪费了楼主的心血~~<br>
能加点注释吗?楼主~~

longtim 发表于 2010-6-28 15:31:24

原来两个clk进程可以一起用啊<br>
学习中&hellip;&hellip;&hellip;&hellip;

ICE 发表于 2010-6-28 17:02:15

呵呵，我帮楼主给大家解释一下吧：<br>
就拿2分频来说吧，假设count=&ldquo;0000&rdquo;时 ，当clk的第一个上升沿时，计数器加一，count=&ldquo;0001&rdquo;而<br>
clk_div2=count(0),也就是=1，clk_div2一直维持高电平，而clk的第二个上升沿时，计数器加一，count=&ldquo;0010&rdquo;，clk_div2=count(0),也就是=0，clk_div2一直维持低电平直到clk的第三个上升沿，计数器为0011，clk_div2又变成高电平，clk_div2一个周期结束，而此时clk已经过了两个周期，所以说clk_div2是clk的二分频，其他的偶数分频道理是一样的

longtime 发表于 2010-6-28 17:50:43

辛苦了，还是******

ngtim 发表于 2010-6-28 19:35:33

好简单的，这也贴出来啊！

longtim 发表于 2010-6-28 20:40:32

鼓励......
页: 1 [2] 3
查看完整版本: 分频器的VHDL描述