fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 改的(2,1,7)维特比open_core,veirolog,
CTT
发表于 2010-6-28 00:16:14
改的(2,1,7)维特比open_core,veirolog,
本帖最后由 fpgaw 于 2010-7-18 11:15 编辑
就是怎么样改那个ram头部的程序,希望高手们帮我看一下,这是我毕业设计最后的问题了
页:
[1]
查看完整版本:
改的(2,1,7)维特比open_core,veirolog,