论坛 › FPGA技术交流 › 弱问VHDL中BIT类型和STD-LOGIC类型的区别

IPO 发表于 2010-7-27 13:25:06

弱问VHDL中BIT类型和STD-LOGIC类型的区别

弱问VHDL中BIT类型和STD-LOGIC类型的区别

h495093331 发表于 2012-3-19 15:47:08

就用std_logic   它包括bit

h495093331 发表于 2012-3-19 16:04:38

BIT只有‘0’ ‘1’两只取值高和低
std—logic包括'u' 'x' '0' '1' 'z' 'w' 'L' 'h' '-'9个值分别为未初始化、强未知的、逻辑0、逻辑1、高阻态、弱未知的、弱逻辑0、弱逻辑1、忽略

查看完整版本: 弱问VHDL中BIT类型和STD-LOGIC类型的区别