fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 关于Verilog hdl编写语音识别的算法
luchunmei
发表于 2010-7-29 10:51:06
关于Verilog hdl编写语音识别的算法
有没有在做语音识别中就简单的分帧,时域或者频域分析的,用Verilog hdl编写的?特别是预处理中的分帧,参数提取这一块。
页:
[1]
查看完整版本:
关于Verilog hdl编写语音识别的算法