论坛 › FPGA技术交流 › 如何模拟一个与主时钟同频的计数器？

IPO 发表于 2010-8-11 14:43:09

如何模拟一个与主时钟同频的计数器？

如何模拟一个与主时钟同频的计数器？

IPO 发表于 2010-8-11 14:43:14

解决方法：
   process (CLK)                              --可以用这种方法模拟一个与主时钟同频的计数器
   begin
         if (falling_edge(CLK)) then
             SIGNAL_CLK_CNT(3 downto 1) <= SIGNAL_CLK_CNT(3 downto 1) + 1;
         end if;
   end process;
   SIGNAL_CLK_CNT(0) <= CLK;

查看完整版本: 如何模拟一个与主时钟同频的计数器？