machenwei5813 发表于 2013-3-9 14:00:05

用quartus11.0写verilog出现这样的错误提示Error (10170)

Error (10170): Verilog HDL syntax error at row_scan_module.v(24) near text "always";expecting ";"
这是为什么啊 求解答！！！
页: [1]
查看完整版本: 用quartus11.0写verilog出现这样的错误提示Error (10170)