fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› VHDL语法问题
stulab
发表于 2010-8-30 10:21:29
VHDL语法问题
请教大家一个问题在VHDL中信号的赋值都是在进程结束的时候赋值的吗???如果是的话 那对信号来说顺序语句和并行语句有什么区别呢 搞不太清楚
小强
发表于 2010-9-1 10:02:34
顺序语句是按你写的顺序执行啊,而并行语句是同时进行的,就像硬件电路一样,同时执行,他们是在进程结束的时候同时执行的
sprone
发表于 2010-9-3 14:13:01
就是个 串行 与 并行 的区别。。。
页:
[1]
查看完整版本:
VHDL语法问题