fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求助
竹林听雨早晨
发表于 2010-10-31 20:11:29
求助
左下角的Error loading design是咋回事啊
xuanyuanchen
发表于 2010-10-31 20:25:23
回复 1# 竹林听雨早晨
估计你在用vsim时,顶层文件名没有写对吧,不知道你的counter和counter_tb中module 后都叫啥子
也就是vlog *.v后,一般会提示产生了什么顶层文件,这里要的是vlog counter_tb后产生的顶层模块的名字
竹林听雨早晨
发表于 2010-10-31 20:37:39
回复 2# xuanyuanchen
谢谢我再看看:loveliness:
页:
[1]
查看完整版本:
求助