fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 有谁知道在软核硬件部分设计中,最后引脚配置时 方向不显示 input 或者 output
IPO
发表于 2010-11-4 11:35:22
有谁知道在软核硬件部分设计中,最后引脚配置时 方向不显示 input 或者 output
有谁知道在软核硬件部分设计中,最后引脚配置时 方向不显示 input 或者 output 这是怎么回事呀
页:
[1]
查看完整版本:
有谁知道在软核硬件部分设计中,最后引脚配置时 方向不显示 input 或者 output