fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› ISE+synplify流程中约束问题
vvt
发表于 2011-1-4 06:19:04
ISE+synplify流程中约束问题
ISE+synplify流程中约束问题
用synplify进行综合,然后用ISE进行P&R,但是发现synplify综合后,布局布线提示UCF文件中约束的信号找不到而报错,大概是被synplify改名或是优化掉了,但是这个信号很重要,要添加约束的,这个不知道该怎么处理
页:
[1]
查看完整版本:
ISE+synplify流程中约束问题