论坛 › FPGA技术交流 › 求两个时钟怎么处理

liu52102004 发表于 2011-2-14 17:22:54

求两个时钟怎么处理

我用altera的cpld，有两个时钟62.5M,相位向反，我要用这两个时钟的上升沿，always@（posedge rbc0 or posedge rbc1）,可综合会找不到全局时钟，有没有什么方法？是需要修改程序还是在quartus中设置？多谢指教

zhouliang 发表于 2011-2-15 17:43:24

你可以这样用：
always@（posedge rbc0）begin
      ...
      end
      always@（posedge rbc1）begin
      ...
      end

liu52102004 发表于 2011-2-16 11:19:08

这样不行，编译错误，不允许在不同的ALWAYS中对同一个寄存器赋值啊

zhouliang 发表于 2011-2-16 14:27:10

具体的程序要求我不知道，但应该可以这样：
你可以这样用：
    always@（posedge rbc0）
    begin
      变量1...
      end
      always@（posedge rbc1）
    begin
      变量2...
      end
      always @ (变量1 or 变量2 )
      begin
      变量= 变量1与变量2的组合逻辑
    end

查看完整版本: 求两个时钟怎么处理