CPLD 发表于 2011-2-22 09:48:53

verilog代码翻译到VHDL的过程中遇到些语法问题

本人在做Spartan 3e的dsp实验，但是在verilog代码翻译到VHDL的过程中遇到些语法问题，不知道谁可以帮我指点一下，作为答谢我会给他基于Spartan 3e的DSP全套的verilog代码，谢谢
页: [1]
查看完整版本: verilog代码翻译到VHDL的过程中遇到些语法问题