fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 用RDY引脚作为输入 读输入电平然后进行相关输出 为啥不正确啊?
ccs
发表于 2011-3-15 16:18:25
用RDY引脚作为输入 读输入电平然后进行相关输出 为啥不正确啊?
各位 我用RDY引脚作为输入 读输入电平然后进行相关输出 为啥不正确啊? 芯片为cycloneIII系列芯片 代码肯定没问题 是不是RDY引脚需要设置还是什么原因?望各位指教一下
页:
[1]
查看完整版本:
用RDY引脚作为输入 读输入电平然后进行相关输出 为啥不正确啊?