星宇
发表于 2017-2-16 20:13:20
很好地知识，谢谢楼主
zhiweiqiang33
发表于 2017-2-17 16:28:04
时钟的特性以及设计原则
4798345
发表于 2017-3-13 15:43:04
感谢分享
zhiweiqiang33
发表于 2017-3-14 09:55:52
不客气的 相互学习
4798345
发表于 2017-3-27 16:06:10
理解到位后才能更好的学习
zhiweiqiang33
发表于 2017-3-27 16:47:41
是的 理解到位 才能下手写Verilog
wuli韬韬
发表于 2017-3-28 13:44:30
有些概念性的东西必须理解到位
zhiweiqiang33
发表于 2017-3-28 14:31:26
嗯恩 是的 概念性的问题石重点
fpga_feixiang
发表于 2023-11-28 14:49:33
6
