关于fpga仿真的问题
关于fpga仿真的问题fpga设计是不是，只要仿真过了，就没问题了；还是说，即使仿真过了，也不一定能保证设计最终的实现的正确性？
功能仿真过了不保证能实现。功能过了，要看时序。时序过了，要看上板调试。
仿真是理想波形，实际布线会有时序延迟，另外仿真是为了判断RTL代码正确性的，仿真通过后上板实际调试，最后实测结果才能有效 二问：
如果时序仿真也通过了，那么是不是这个设计就算是完全ok了。还是说，即使是时序仿真过了，也不能保证设计在板子上的表现与最初的仿真结果一致，如果是这样的话，是什么原因导致的呢？
仿真和时序分析是逻辑开发的正常流程。后续还要上板进行功能验证。
仿真过了，那么什么叫做仿真过？覆盖率达到100%，就能说明没有问题了吗？不能。所以还要上板进行功能测试，看看在上板的情况下是不是还有什么问题，还有什么异常之前没有考虑到。一个正规的项目，这几步是都要走的。 如果要上板跑，一定不能超过板子的各种限度，比如器件的速度，通信线路的干扰等。。。
这样才能保证仿真成功的工程可以在片子上正常跑。
比如你仿真的系统速度是300M，而现在很少的FPGA可以跑到这个频率，仿真虽然过了，但现实却一团糟。还有类似xilinx坑爹的PCIe仿真环境，很多人仿真PCIe一点问题没有，板卡一插到电脑上，各种问题就来了。。所以，对于自己做的系统，最好有个全面的了解。
关于fpga仿真的问题
页:
[1]
