论坛 › FPGA学习步骤 › 跟李凡老师学FPGA图像加速器之D02：图像边缘滤波器（20170426课堂笔记）

lcytms 发表于 2018-1-21 21:36:11

1116
        指导设计。
        V17 全流水代码实现。
        它增加了PRR、CRR、NRR。
        在12行后面增加一行reg变量定义。

lcytms 发表于 2018-1-21 21:43:49

1117
        指导设计。
        V17 全流水代码实现。
        没有shift_en，把21/22行删掉。
        下面CR处也要删。
        29/30行删掉。
        NR处37/38行删掉。
   

lcytms 发表于 2018-1-21 21:46:21

1118
        指导设计。
        V17 全流水代码实现。
        然后我们要做RR寄存器。

lcytms 发表于 2018-1-21 21:47:36

1119
        指导设计。
        V17 全流水代码实现。
        写XRR。
        Load优先。

lcytms 发表于 2018-1-21 21:48:46

1120
        指导设计。
        V17 全流水代码实现。
        写XRR。

lcytms 发表于 2018-1-21 21:49:58

1121
        指导设计。
        V17 全流水代码实现。
        写XRR。

lcytms 发表于 2018-1-21 21:51:48

1122
        指导设计。
        V17 全流水代码实现。
        写XRR。
        修改Z阵列。
        58/59/60行xr改成xrr。

lcytms 发表于 2018-1-21 21:53:10

本帖最后由 lcytms 于 2018-1-21 21:54 编辑

1123
        指导设计。
        V17 全流水代码实现。
        最下面这一行，仍然是用r装配出来。
        跟TP图是一致的。
        看TP图，图9。
        回到代码上，Ctrl+S、Ctrl+K。
        有错误，把端口加上去。

lcytms 发表于 2018-1-21 21:55:29

1124
        指导设计。
        V17 全流水代码实现。
        增加rows_load、set_z信号。

lcytms 发表于 2018-1-21 21:56:37

本帖最后由 lcytms 于 2018-1-21 21:58 编辑

1125
        指导设计。
        V17 全流水代码实现。
        set_z信号是指向ABSD。
        ABSD有移位，有set_z。
        也是移位要让位于set_z。
        到91行上写。

查看完整版本: 跟李凡老师学FPGA图像加速器之D02：图像边缘滤波器（20170426课堂笔记）