论坛 › FPGA自由滩 › FIR实践后进行分析

小舍YZ 发表于 2017-7-20 15:06:31

FIR实践后进行分析

FIR实践后进行分析

仿真通过以后，再运行Signal Compiler 将此模型转换成RTL 寄存器传输级的VHDL 硬件描述语言。再用Modelsim 软件进行寄存器传输级仿真。仿真结果如下图所示。

图5 FIR低通滤波器RTL仿真波形

小舍YZ 发表于 2017-7-20 15:06:58

可以看出，经过对转换后的VHDL 语言进行时序仿真，滤波效果良好，进一步验证了模型的正确性。在此基础上，调用QuartusII 软件进行逻辑综合与适配，最终在Cyclone II 系列EP2C35F672C8 芯片上获得了最高响应速度为151.88MHz 的高速FIR 低通滤波器。资源使用情况：逻辑单元1347 /33216（4%），全部组合逻辑872/33216（3%），专业逻辑寄存器1231/33216（4%），引脚29 /475（6%），总存储位41160/483840（9%）。

查看完整版本: FIR实践后进行分析