- uart硬件流控 (1篇回复)
- uart数据传输格式 (1篇回复)
- 以太网帧间隙IFG (1篇回复)
- RS232与RS485的功能与区别 (1篇回复)
- SPI总线四种工作方式 (1篇回复)
- SPI总结 (0篇回复)
- SPI协议 (0篇回复)
- SPI简介 (0篇回复)
- 232串口和485串口 (0篇回复)
- FPGA布局及资源优化 (2篇回复)
- RISC CPU-时序 发生器设计 (1篇回复)
- RISC CPU-程序计数器 (2篇回复)
- RISC CPU-累加器 (1篇回复)
- 工控圈十大经典方案之一组态王与PLC PPI无线通讯 (0篇回复)
- 逻辑Bank与芯片位宽 (4篇回复)
- AD采集算法 (4篇回复)
- USB3.0连接器引脚、接口定义 (1篇回复)
- 5/6B编码表 (1篇回复)
- 工控人必学的组态王与PLC无线PPI经典通讯方案 (1篇回复)
- 有人用spinalHDL吗？ (1篇回复)
- 什么是竞争与冒险？怎样判断？如何消除？ (2篇回复)
- 用VHDL/VerilogHD语言开发PLD/FPGA的完整流程 (2篇回复)
- 扩频定义 (2篇回复)
- FPGA项目外包承接承包 (1篇回复)
- [深圳]设计团队承接FPGA及电路设计项目 (1篇回复)
- 工控圈十大经典方案之一组态王与PLC PPI无线通讯方案 (0篇回复)
- 工控人必学的组态王与西门子PLC无线PPI通讯方案 (0篇回复)
- 3/4B编码表 (1篇回复)
- 编码技术基础理论 (1篇回复)
- 8B/10B 码的实现与应用 (1篇回复)
- 8B/10B 码的优势 (1篇回复)
- 8B/10B编码与行不一致性 (1篇回复)
- cpld设计问题 (8篇回复)
- 如何用VHDL实现八位的串并转换？ (4篇回复)
- USB3.0接口信号 (0篇回复)
- 典型FPGA开发流程与注意事项 (2篇回复)
- DDR3内存的发展 (1篇回复)
- FPGA发展史 (3篇回复)
- DDR3内存的新增功能 (1篇回复)
- 什么是“线与逻辑”，在硬件特性上有什么具体要求？ (1篇回复)
