- 什么是DDR2 SDRAM (2篇回复)
- m序列verilog (2篇回复)
- 常用本原多项式 (1篇回复)
- 哪位大神有AXI的中文协议 求发一下 (1篇回复)
- 中值滤波 (2篇回复)
- 通讯校检 (2篇回复)
- 常见CRC参数模型 (4篇回复)
- 硬件加速 (2篇回复)
- 中值滤波C代码 (1篇回复)
- FPGA仿真，无波形，求助！！ (3篇回复)
- matlab就提供了产生M序列的专门函数 (3篇回复)
- 汉明码校验错误实例 (2篇回复)
- Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM (2篇回复)
- 英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM (2篇回复)
- modelsim仿真时，提示module 'altsyncram' is not defined (0篇回复)
- 请问一下，用chipscope下载程序时出现的问题 是怎么回事啊 (0篇回复)
- Xilinx FPGA提供DDR4内存接口解决方案 (2篇回复)
- 自己做了个计时器，但是modelsim仿真没有输出 (0篇回复)
- m序列的简介m序列的简介 (3篇回复)
- 汉明码编码实例 (1篇回复)
- 汉明码实现原理 (0篇回复)
- 状态机又有一个状态有计数器，当我把计数器的值调大（999999）的话查看state machi... (1篇回复)
- m序列的性质 (1篇回复)
- 请教个问题，jtag下载的时候TDI线和TDO线上的数据是怎样的 (0篇回复)
- 请问如何进行一个4×4网络的测试呢？有大佬知道吗？从没接触过这个 (0篇回复)
- 有大佬用verilogHDL去做tcp吗 (0篇回复)
- rs232串口是什么，RS232串口介绍 (8篇回复)
- RISC_CPU (2篇回复)
- CPU中的RISC和CISC (2篇回复)
- Xilinx COE文件格式 (0篇回复)
- TLC549驱动时序与采样过程 (1篇回复)
- TLC549驱动的硬件编写 (1篇回复)
- CISC简介 (1篇回复)
- RISC简介 (1篇回复)
- CPU的RISC和CISC架构的区别 (1篇回复)
- RISC和CISC处理器的主要区别 (1篇回复)
- AD转换原理 (2篇回复)
- 逻辑分析仪和示波器的区别 (1篇回复)
- 有人配置过adv7513吗 (1篇回复)
- 有人遇到过vivado关联vs之后 第二次打卡vivado就自动取消和vs的关联了 又得重新设置 (0篇回复)
