- RISC_CPU (2篇回复)
- CPU中的RISC和CISC (2篇回复)
- Xilinx COE文件格式 (0篇回复)
- TLC549驱动时序与采样过程 (1篇回复)
- TLC549驱动的硬件编写 (1篇回复)
- CISC简介 (1篇回复)
- RISC简介 (1篇回复)
- CPU的RISC和CISC架构的区别 (1篇回复)
- RISC和CISC处理器的主要区别 (1篇回复)
- AD转换原理 (2篇回复)
- 逻辑分析仪和示波器的区别 (1篇回复)
- 有人配置过adv7513吗 (1篇回复)
- 有人遇到过vivado关联vs之后 第二次打卡vivado就自动取消和vs的关联了 又得重新设置 (0篇回复)
- FPGA 的浮点乘法运算能力 (2篇回复)
- 逻辑分析仪测量数字电路比示波器的优势 (1篇回复)
- 逻辑分析仪和示波器 (1篇回复)
- 数据埋点的原理 (2篇回复)
- FPGA高速采集 (2篇回复)
- AD转换原理 (1篇回复)
- 一个信号经过下变频后，采样率是200m，带宽是300m，两路输出（两个data_i，两个dat... (0篇回复)
- 知道“1、1、-1、-1……”这样一组数，怎样弄出bpsk波形?能用ISE的dds吗 (0篇回复)
- DDR2与DDR的区别 (1篇回复)
- 线与逻辑 (1篇回复)
- VHDL数据类型 (4篇回复)
- U盘的USB2.0和3.0区别 (2篇回复)
- SPI简介 (1篇回复)
- Quartus ii 从哪看状态机有没有设置安全模式 (2篇回复)
- usb包结构 (1篇回复)
- SPI特征 (1篇回复)
- SPI操作模式 (1篇回复)
- 固化FPGA配置芯片 (2篇回复)
- SPI特点 (1篇回复)
- 系统最高速度计算（最快时钟频率）和流水线设计思想 (2篇回复)
- FIFO的一些重要参数 (2篇回复)
- DDR和DDR2，DDR3，区别在那里 (2篇回复)
- 什么是亚稳态？为什么两级触发器可以防止亚稳态传播 (2篇回复)
- 用modelsim在仿真MIG IP核的时候为什么Init_calib_complete一直不拉高吗？求教 (2篇回复)
- quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP (0篇回复)
- 有没有人知道在vivado怎样调用别人已经做好的IP核 (1篇回复)
- FPGA 和 CPLD 的区别 (1篇回复)
