- Export User-Defined Device Dialog Box (0篇回复)
- Add JTAG ID Dialog Box (0篇回复)
- Start Assembler Command (Processing Menu) (0篇回复)
- Design Assistant Rules Dialog Box (0篇回复)
- TimeQuest_basic (0篇回复)
- Matlab实现与分析 (0篇回复)
- FPGA设计中优化时序的原则与方法 (0篇回复)
- MCU如何根据LCD时序图来写底层驱动 (0篇回复)
- 如何看单片机时序图 (0篇回复)
- 基于Verilog语言的数字交叉连接矩阵设计 (0篇回复)
- SDH数字交叉连接矩阵的设计探讨 (0篇回复)
- High-Speed Digital System Design (0篇回复)
- QSYS 设计资料 (2篇回复)
- Xilinx配置入门介绍 (1篇回复)
- 线性序列机实现串口通信设计 (1篇回复)
- SD卡读写模块 (23篇回复)
- 基于FPGA的160路数据采集系 ... (2篇回复)
- 电路设计[FPGA]设计经验.pdf (2篇回复)
- 高级FPGA教学实验指导书－逻辑设计部分.pdf (2篇回复)
- FPGA器件的设计实现_设计优化与模块化设计方法 (2篇回复)
- VGA图像控制器的CPLDFPGA设计与实现 (2).pdf (2篇回复)
- Verilog的135个经典设计实 ... (2篇回复)
- USB3.0协议规范(英文完整版).pdf (2篇回复)
- Verilog大量例程.pdf (2篇回复)
- usb下载线驱动安装.pdf (2篇回复)
- Verilog入门教程（1） (2篇回复)
- Verilog入门教程（2） (2篇回复)
- 基于AlteraFPGA的千兆以太网实现方案.pdf (2篇回复)
- SDRAM Controller Core n2c ... (2篇回复)
- Verilog典型电路设计 (2篇回复)
- Xilinx公司对高速PCB信号的优化设计.pdf (2篇回复)
- 时序分析之3优化策略.pdf (2篇回复)
- Verilog HDL的基础知识.pdf (3篇回复)
- Altera_FPGA的资源优化.pdf (2篇回复)
- Quartus II时序优化策略.pdf (2篇回复)
- 锁相环.pdf (2篇回复)
- 写给初学 Verilog 的朋友！.rar (2篇回复)
- Verilog HDL 综合实用教程.pdf (2篇回复)
- HuaWei Verilog 约束.pdf (1篇回复)
- 谈VHDLVerilog的可综合性以及对初学者的一些建议 (1篇回复)
