fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请教Verilog的问题data;这句中既然是定义了一位的,为什么又要定义成[0..0]这样的形式
UFP
发表于 2010-6-28 09:35:13
一位的不是默认的吗?<br>
没必要定义啊!
页:
1
[2]
查看完整版本:
请教Verilog的问题data;这句中既然是定义了一位的,为什么又要定义成[0..0]这样的形式