论坛 › FPGA学习步骤 › 跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）

lcytms 发表于 2017-9-24 21:36:50

1351
        写testbench。
        写激励器。
        Clk时钟域的信号，对齐。
        随机的产生。

lcytms 发表于 2017-9-28 22:11:46

1352
        写testbench。
        写激励器。

lcytms 发表于 2017-9-28 22:14:10

1353
        写testbench。
        计分板代码还没有写。
        先设置仿真看看。
        把hierarchy这棵树上没有的文件都加进去。
        激励器加停机。
   

lcytms 发表于 2017-9-28 22:16:14

1354
        运行仿真。

lcytms 发表于 2017-9-28 22:17:28

1355
        查看仿真波形。
        S_in和s_out正好差clk时钟的一拍。
        非常清楚。
        这是用肉眼看。
        现在我们就要写他的计分板。
        把s_in延迟一下，和clk对齐即可。
        编写计分板代码。

lcytms 发表于 2017-9-28 22:20:17

1356
        写testbench。
        编写计分板代码。

lcytms 发表于 2017-9-28 22:21:57

1357
        写testbench。
        编写计分板代码。

lcytms 发表于 2017-9-28 22:22:55

1358
        写testbench。
        编写计分板代码。

lcytms 发表于 2017-9-28 22:24:00

1359
        写testbench。
        编写计分板代码。
        Display，像C语言的输出格式。

lcytms 发表于 2017-9-28 22:25:16

1400
        写testbench。
        编写计分板代码。
        这样的话呢，我们就不必点击，一拍一拍地看了。

查看完整版本: 跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）