论坛 › FPGA学习步骤 › 跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）

lcytms 发表于 2017-9-3 16:18:32

1137
        曼彻斯特encoder也是用两个时钟来做。
        Clk时钟跟刚才的归零一样。
        驱动时钟仍然是clk2。
        输入为1，仍然前1后0。
        输入为0，前0后1。

lcytms 发表于 2017-9-3 16:20:21

1138
        输入in仍然是这样，1011。
        T1输入是0，是前0后1。

lcytms 发表于 2017-9-3 16:21:25

1139
        T2是1，前1后0。
        T5看T4的，T4的是0，是前0后1。
        T7看T6，T6是1，前1后0。

lcytms 发表于 2017-9-3 16:22:15

1140
        T8为1，前1后0。
        无论输入是空号还是长号，无论输入是1还是0，输出都是均衡的。

lcytms 发表于 2017-9-3 16:23:21

1141
        写状态转移图。
        RST。
        S0。
        S1。

lcytms 发表于 2017-9-3 16:24:23

1142
        写状态转移图。
        输入为0，输出前0后1。
        输入为1，前1后0。

lcytms 发表于 2017-9-3 16:25:27

1143
        这张图实际上可以化简一下。
        输入是什么，输出就是什么。
        然后下一拍取反。

lcytms 发表于 2017-9-3 16:26:23

1144
        新建manchester_encoder.v文件。

lcytms 发表于 2017-9-3 16:27:13

1145
        编写manchester_encoder.v文件。

lcytms 发表于 2017-9-3 16:28:03

1146
        编写manchester_encoder.v文件。

查看完整版本: 跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）