论坛 › FPGA学习步骤 › 跟李凡老师学FPGA扩频通信D02：串行通信设计（20170419课堂笔记）

lcytms 发表于 2018-2-10 10:21:12

1644
        （同学分享）。
        编写dparity.v代码。
        所以说，1的个数是偶数，异或出来就是0，那就证明没错。
        这是偶校验。
        否则，它就是1。
        想想看，如果des里面1的个数是偶数的话，它异或出来就是0。
        这个error就是一个布尔量，它是一个正逻辑。
        0是假，error的假是什么？
        就是没有错了。
        对不对？
        我们做的是偶校验嘛。
        如果是个奇数呢，赋值号的右侧就会出现1。

lcytms 发表于 2018-2-10 10:54:36

1645
        （同学分享）。
        编写dparity.v代码。
        因为1的个数呢，如果是个奇数，就一定是个1了。
        是1，error就变成真的了。
        所以说这样写是没错的。
        然后来写装配。
        装配就更简单了。
        复位的时候，dp清零。

lcytms 发表于 2018-2-10 10:57:54

1646
        （同学分享）。
        编写dparity.v代码。
        使能了怎么办？
        少掉一个奇偶校验位嘛。
        直接把奇偶校验位去掉就行了。
        Dp是63:0，des是64:0。
        只要做64:1就行了。
        最低位的0不要了。
        Ctrl+S、Ctrl+K。
        编写dxor.v代码。
        这个要把参数秘钥声明出来。
   

lcytms 发表于 2018-2-10 11:06:28

1647
        （同学分享）。
        编写dxor.v代码。
        秘钥要跟加密的秘钥一样。
        加密解密都用同一个秘钥。
        直接把第五行声明成行为。
   

lcytms 发表于 2018-2-26 14:48:02

1648
        （同学分享）。
        编写dxor.v代码。
        Ctrl+S、Ctrl+K。
        编写r_fifo.v代码。
        做一个IP核。
   

lcytms 发表于 2018-2-26 14:52:06

1649
        （同学分享）。
        编写r_fifo.v代码。
        看一下设计。
        取名r_fifo_ip。
        仍然是64位，256。
        Full和empty都不需要，就一个用量usedw[]就行了。
        然后一直到finish。

lcytms 发表于 2018-2-26 14:55:07

1650
        （同学分享）。
        编写r_fifo.v代码。
        现在可以做fifo的装配了。

lcytms 发表于 2018-2-27 09:23:43

1651
        （同学分享）。
        编写r_fifo.v代码。
        Ctrl+S、Ctrl+K。
        编写rfsm.v代码。
        接着做状态机。
        状态机现在不忙写。
        有非常重要的设计任务。
        稍微休息几分钟。

（休息）

lcytms 发表于 2018-2-27 09:24:35

1706
        （同学分享）。
        3.3 节拍分析。

lcytms 发表于 2018-2-27 09:25:42

1707
        （同学分享）。
        3.3 节拍分析。
        DES也是这一拍。
        也就是H7会给比较器的同时，它也会给DES。
        因为fs是用assign取出来的嘛，它就截取最高位嘛。

查看完整版本: 跟李凡老师学FPGA扩频通信D02：串行通信设计（20170419课堂笔记）