0926
写使能，cke。
这些只有做过一次才有经验。
所以说，有些企业一定要找有经验的。
dq，dqs，dm，时钟，时钟负线。
0927
连上。
先连总线。
快捷键pb。
打红×的时候，它就连上了。
然后用线，快捷键pw。
顶层已经有net了。
这些我稍后来画。
我们先把这一部分完成。
0928
保存。
然后立即创建图面。
当然这是第三层了。
第一次进来，我们进它的标题栏。
保存。
现在层次关系还没有出来，别着急。
全部做完以后，编译一下就出来了。
好，现在我们来看看这个部分。
这个部分分在几个bank上。
0929
我写到黑板上。
这边反标的工作是bank，3/4/5/7。
就是SSTL标准的。
Mem的信号，就是3/4/5/7，4个bank。
0930
我们看看它的分布情况怎么样？
少的，bank 7上，它分了7个脚。
多的我们就不用数了。
然后看看bank 3上，多就不数了。
看bank 5，有11个。
Bank 3和bank 4很多。
0931
大量的脚都集中在bank 3和bank 4上，我们现在想办法把它移过来。
看看EDA这边，它会不会过这种约束。
我先放一个bank 3。
我们到它的FPGA的顶层。
这个把它剪过来。
它肯定会有报错。
这个时候我们要过ERC，先不管，回到工程上。
层次关系形成了。
第一层，第二层，第三层。
这个呢，我们用bank 3。
0932
做bank 3之前，先做一次自动标注。
点Update，点OK。
它应该找到一个。
点Accept。
点Excute。
点close。
再点close。
它分配的序号是U6。
记住把locked的勾打上，连续地分配了。
然后呢，我们用bank 3，把下面的locked的勾去掉。
它的部件号指向3。
选中了以后，把locked的勾接着打上，一定要让它锁住。
点OK。
这是bank 3。
然后还有一个bank 4。
复制下来，粘贴。
0933
这次用bank 4。
我们争取接到这两个bank上。
我在看一看bank 5吧。
看看哪个bank比较多一点。
0934
我先不做工程的反标。
这样快一点。
工程反标因为耽误很多的时间。
先做这个，然后我做一两个工程反标的例子。
然后下午同学根据需要接着做工程反标。
Bank 3/4/5/7，还有一个7。
这4个bank。
它未必合理，因为这4个bank没有集中。
我们4个bank都得做1.8，但是我们没有其它的逻辑驱动。
所以说现在接也还是可以的。
我现在就按你的方式来接。
0935
现在如果不做修改的话，就按照固件，quartus反标给我们的位置来分配。
首先分配地址，地址是在bank5上。
我先把地址准备好。
拉开来一点。
