1006
快捷键pvn。
未使用的管脚，暂时不连接。
也有一种说法，就是未使用的管脚全部接地。
但是如果研发阶段没有固定下来，最好不这么做。
因为有可能遗漏了，就短路了。
如果你能记住，当然没有问题。
之前还把它打开嘛。
我判断好像是没有遗漏，我也没有数。
如果有遗漏，它过ERC，软件会给你检查出来。
1007
这边还有呢。
快捷键pvn。
这张图才算完成。
然后再做一次编译。
片选没有接吗？
1008
这种红色的提示线我们回头来解释。
这是FPGA的端口做的一个问题。
顶层。
这就接上了。
DDR的部分。
然后我们把剩余的配置的部分做完。
我们可以做在顶层。
是部件号是3的部件来做。
1009
粘贴BANK 3到FPGA.SchDoc文档。
修改锁住的3组为13组。
这些部件号的设置解释，我们随后用说明书解释。
现在我就直接给大家接上去。
因为内容比较多。
上面的是Jtag的部分。
把JTAG的这些脚拿过来。
:)
1010
对接就行了。
快捷键pw。
回头接这还有三个上拉电阻，10k的。
这个MSEL呢，是接成1101，回头我把手册页数打开来。
1011
应该是1101。
TRST这根线，也是接在VCC上。
稍后我们来解释，说明书上有说明。
这根线是做FPGA的一个特殊处理，是做复位的延迟时间。
nCE0这根线，说明书上说是不接的，是N.C.。
1012
未连接打上×，快捷键pvn。
nCE这根线是接地。
这都是有要求的。
把DCLK拿过来。
1013
还有一个CONF_DONE，还有一个负逻辑的nCONFIG，还有一个状态nSTATUS，三根线。
这三根线接上拉。
上拉电阻先复制一个过来。
10k的上拉电阻。
设计序号改成问号。
这个上拉电阻我们选定的是3.3V，连上去。
快捷键pw。
1014
这边要求接上拉，就说明它接上拉一个正逻辑。
然后呢，下面的接线，我们随后用说明书来发给大家。
说明它是做弱上拉输出的。
接VCC。
然后呢，是POR，上电复位。
内部的上电复位，它可以做选择，快速或慢速。
我们选接地。
接地是一种选择，接VCC又是一种选择。
