lcytms 发表于 2019-6-12 09:43:03

0956
        列选通。
        写使能。
        Cke。
        odt。
        好,先看片选。
        片选是放在bank 7的U9上。

lcytms 发表于 2019-6-13 10:19:30

0957
        然后呢cas列选通是放在bank 4的D6上。
        odt是放在bank 4的E10上。

lcytms 发表于 2019-6-18 17:40:17

0958
        行选通ras是放在bank 7的T10上。
        写使能是放在bank 5的K4上。

lcytms 发表于 2019-6-23 17:52:39

0959
        它这边仍然会有一些提示线。
        这个提示线没消失的话,回头我们来解释。
        想做一次真差分的体验,但是现在接线端却不是真差分,DDR3没有这个问题。

lcytms 发表于 2019-6-24 15:54:27

1000
        Mem的信号就这些吧。
        还有一个cke。
        Cke是放在bank 5的L8上。
        好像都做了。

lcytms 发表于 2019-6-25 16:25:59

1001
        然后呢,再有问题,让它自动报错。
        它能帮你查到。
        让布局显得合理一些。
        但是这张图还没有完。
        因为其它接线的部分没把它标注出来。
        还有一部分,先把它做完。
        还有一个配置的问题。
        配置完了之后,我们再做那个no ERC。
        这个配置也分配出来。
        配置也是在Bank 3上。

lcytms 发表于 2019-6-26 09:13:34

1002
        回到FPGA的顶层上去开始,把配置的部分拿过来。
        nCSO、DATA、ASDO,是配置的部分。
        ASD拿过来。nCS拿过来。
        这是配置的。还有一个DATA。
        这是配置的芯片的部分。
        配置了几根线,配置了几根专用电路。
        现在它是分配在bank 3上,已经让出来了。
        这三个。
        所以说我们必须把它做上去。

lcytms 发表于 2019-6-27 09:23:04

1003
        到顶层去把它贴过来,配置的部分。
        DCLK不在这,删掉。
        连上,快捷键pw。
        保存。
        这几个端口是后加的,我只需要把它们复制过来就行。

lcytms 发表于 2019-7-1 09:45:18

1004
        复制到这张图上。
        这是后加的。
        同样用net的方式接出来。
        快捷键pn。
        这是ASD。
        这是nCS。
        这是DATA线。
        这上面都有,它是专用脚,它已经让出来了。

lcytms 发表于 2019-7-2 09:41:28

1005
        直接接上。
        DATA0,接DATA。
        片选,nCS接在这。
        保存。
        那么基本上这张图就全部接完了。
        所以说现在我可以打上noERC符号。
页: 1 2 3 4 5 6 [7] 8 9
查看完整版本: 跟李凡老师学FPGA工程D02:通过ERC(20170514课堂笔记)